Apple könnte die M6 Pro und M6 Max weiterhin in seinen Plänen behalten, trotz Gerüchten über einen direkten Sprung zur Generation M7. Die neue Information stammt aus der Halbleiter-Lieferkette und richtet den Fokus auf zwei Technologien für fortgeschrittenes Packaging von TSMC: SoIC-MH und WMCM. Beide würden es ermöglichen, komplexere Prozessoren aus mehreren verbundenen Matrizen innerhalb desselben Gehäuseeinheit zu bauen.
Die Existenz dieser Chips ist noch nicht bestätigt. Apple hat bislang lediglich das Grundmodell M6 vorgestellt. Die bekannten Daten erläutern, wie die höheren Modelle gefertigt werden könnten, falls sie schließlich auf den Markt kommen, ohne Daten, Spezifikationen oder konkrete Geräteangaben zu liefern.
SoIC-MH würde die Kommunikation zwischen den Matrizen verbessern
Die leistungsstärksten Prozessoren von Apple beginnen, sich von großen einzelnen Matrizen zu lösen, um ihre Bauteile auf mehrere Siliziumstücke zu verteilen. Diese modulare Bauweise erlaubt es, spezialisierte Blöcke zu kombinieren und die Leistungsfähigkeit des Prozessors zu erweitern, ohne auf einen einzigen Großchip angewiesen zu sein. Dazu sind auch extrem schnelle Verbindungen erforderlich, damit das System als eine einzige Einheit funktioniert.
SoIC-MH würde die Dichte dieser Verbindungen erhöhen. Die SoIC-Familie von TSMC ermöglicht die Integration von Matrizen, die sich in Größe, Funktion und sogar in Fertigungsprozess unterscheiden können. Durch Verringerung des Abstands zwischen ihnen legen Signale einen kürzeren Weg zurück, eine Eigenschaft, die Bandbreite, Latenz und Energieverbrauch begünstigen kann.
In einigen Varianten Pro und Max würde diese Art der Verpackung es ermöglichen, die Blöcke von CPU, GPU, Speicher und Schnittstellen zu erweitern und eine schnelle Kommunikation zwischen ihnen zu gewährleisten. Die verfügbaren Informationen geben nicht an, wie viele Matrizen jedes Modell verwenden würde oder wie die einzelnen Komponenten verteilt würden. Lediglich wird SoIC-MH als die vorgesehene Lösung zur Vernetzung mit höherer Dichte genannt.
WMCM würde Logik, Speicher und Hochgeschwindigkeitsschnittstellen vereinen
WMCM, Abkürzung für Wafer-Level Multi-Chip Module, würde eine andere Funktion erfüllen. Sein Auftrag wäre es, in demselben Gehäuse die logischen Matrizen, den LPDDR-Speicher und die Hochgeschwindigkeits-Ein- und Ausgänge zu integrieren. Auf diese Weise würde SoIC-MH die unmittelbarste Kommunikation zwischen den Siliziumbauteilen steuern, und WMCM würde dabei helfen, das Gesamtsystem zusammenzuführen.
Der Herstellungsprozess würde einem als RDL-First bezeichneten Verfahren folgen. Die Redistribution-Schicht, die die Signale führt, wird vor dem Platzieren der Matrizen erstellt. Diese Reihenfolge ermöglicht es, zunächst die Verbindungen vorzubereiten und danach Bauteile zu verwenden, die bereits ihre Funktionsprüfungen bestanden haben. Sie erhöht zudem die Bedeutung der Materialien, die für das Verbinden, Schützen und Isolieren der Bauteile vorgesehen sind.
Apple verwendet bereits Designs mit mehreren Matrizen in seinen größeren Prozessoren. Die mögliche Kombination aus SoIC-MH und WMCM würde diesen Ansatz erweitern und es ermöglichen, jeden Block flexibler zu organisieren. Derzeit handelt es sich um eine Branchenprognose, daher sind Auswirkungen auf Leistung, Temperatur oder Effizienz noch nicht bekannt.
TSMC bereitet Kapazitäten vor, um mehr WMCM-Verpackungen herzustellen
Die Fertigungskette würde sich ebenfalls an eine erhöhte Nachfrage nach diesen Technologien anpassen. Das Werk Zhunan AP6 würde weiterhin als Hauptproduktionszentrum für SoIC fungieren, während Longtan AP3 einen Teil seiner InFO-Ausrüstung aktualisieren würde, um WMCM-Verpackungen herzustellen. Chiayi AP7 würde Kapazitäten beider Techniken und weiterer fortschrittlicher Prozesse wie CoWoS übernehmen.
Schätzungen zufolge ließe sich die monatliche Kapazität von WMCM Ende 2026 auf etwa 60.000 Einheiten beziffern. Im Jahr 2027 könnte sie die 120.000 Einheiten pro Monat überschreiten. Diese Zahlen beziehen sich auf die Gesamtproduktion und stellen keinen Auftrag von Apple dar.
Das einzige bestätigte Mitglied der neuen Generation ist der M6. Apple fertigt ihn mit einem 2-Nanometer-Prozess und hat ihn im Mac mini eingeführt. Er verfügt über eine 12-Kern-CPU, eine 12-Kern-GPU, zwei 16-Kern-Neural Engines und Unterstützung für bis zu 32 GB einheitlichen Speichers.
Seine Speicherbandbreite beträgt 170 GB/s. Dies ist die offizielle Zahl des Prozessors und ersetzt die 240 GB/s, die in früheren Leaks genannt wurden. Apple hat nicht erläutert, ob zukünftige höherwertige Varianten auf der gleichen Basis aufbauen oder direkt eine modulare Bauweise verwenden würden.
Am anderen Ende steht der M5 Ultra, der fürs Mac Studio vorgestellt wurde. Apple setzt UltraFusion ein, um zwei M5 Max-Komponenten zu verbinden, die wiederum aus zwei Matrizen bestehen. Das Ergebnis ist die erste Architektur des Unternehmens mit vier Matrizen, bis zu 36 CPU-Kerne, 80 GPU-Kerne und 1,2 TB/s Speicherbandbreite.
Dieses Design zeigt, dass Apple bereits eine modulare Basis für seine leistungsstärksten Prozessoren besitzt. SoIC-MH und WMCM könnten diese Strategie in die nächste Generation übertragen, auch wenn die mögliche Verpackung nicht selbst die konkreten Produkte bestätigt, die sie verwenden würden. Bis heute hat Apple weder die M6 Pro noch die M6 Max angekündigt, und es gibt kein offizielles Datum für deren Veröffentlichung.
