Im diesjährigen Hot Chips-Event hat Intel neue Details zu drei seiner kommenden Architekturen vorgestellt, die sich an Server, Rechenzentren und energiesparende Notebooks richten: den Intel Xeon Diamond Rapids-Prozessoren, die Crescent Island-GPU zur Beschleunigung der Inferenz und die Wildcat Lake-Notebooks, die unter dem Namen Intel Core Series 3 auf den Markt kommen sollen.
Xeon Diamond Rapids: Bis zu 256 Kerne pro Socket, gefertigt im Intel 18A-P-Knoten
Für Rechenzentren und Server hat das Unternehmen die Architektur der kommenden Intel Xeon-Prozessoren mit dem Codenamen Diamond Rapids vorgestellt. Diese Chips werden im 18A-P-Knoten hergestellt und verwenden das Foveros Direct 3D-Verpackungskonzept zusammen mit der UCIe-S-Verbindung.
Sie verfügen über bis zu 256 Kerne pro Socket, gepaart mit 1,28 GB LLC-Cache, Unterstützung für 16 Speicherkanäle bei 12.800 MT/s, 128 PCIe 6.0-Lanes mit CXL 3.0, Unterstützung für APX-Instruktionen (Advanced Performance Extensions) und Verbesserungen der AMX-Matrix-Erweiterungen.
GPU Crescent Island mit 480 GB LPDDR5X und Xe3P-Architektur
Im Bereich der KI-Beschleuniger hat Intel Crescent Island vorgestellt, eine PCIe-Karte mit einem Stromverbrauch von 350 W, die luftgekühlt wird.
Diese GPU basiert auf der Xe3P-Architektur und verfügt über 32 Xe-Kerne sowie 256 XMX-Matrixmotoren. Sie ist mit bis zu 480 GB LPDDR5X-Speicher ausgestattet, um die Inferenz großer LLM-Modelle zu ermöglichen, ohne auf teurere und leistungshungrigere Lösungen mit Speicherformen wie HBM zurückgreifen zu müssen.
Wildcat Lake für energiesparende Notebooks
Abschließend hat Intel im Bereich der energiesparenden Notebooks und kompakter Systeme die Wildcat Lake-Chips vorgestellt, die die nächste Generation der Intel Core Series 3-CPUs antreiben werden. Gebaut im Intel-18A-Verfahren, handelt es sich hierbei um die ersten Consumer-Markt-CPUs des Unternehmens, die eine UCIe-Verbindung zwischen Chiplets bzw. Modulen nutzen.
Ihre Grundkonfiguration umfasst 2 leistungsstarke Kerne (P-Kerne) und 4 effiziente Kerne (E-Kerne), eine integrierte GPU basierend auf der Xe3-Architektur mit XMX-Beschleunigung, eine NPU von bis zu 17 TOPS für lokale KI-Aufgaben (nicht ausreichend für Copilot+), einen Speichercontroller mit Unterstützung für LPDDR5X bei 7.467 MT/s und kabellose Konnektivität mit WiFi 7 und Bluetooth 6.0.
Im Verlauf der Veranstaltung werden weitere Details zu diesen Chips bekannt gegeben.
